重點速...考60分鐘...畫layout就花30分鐘...
明明會畫...我依稀記得那題30分...不畫會很幹...
反正pass了...就當多學一門...
數位邏輯課程...專二的事...早就忘記有教哪??
VHDL and Verilog...是Lab.裡碩士學長們的主要tool...
so 多少得會一點...

--
※發信站 [成大物治 黃金之島 golden.pt.ncku.edu.tw] ‧ FROM [218-165-65-240.HINET-IP.hinet]
首創支援超過25行的超大加長形畫面。讓您用的更舒服更方便！
只要調整您連線軟體的行數設定，就能輕鬆享受大畫面。